10 µm 공정

10 µm 공정(마이크로미터 공정)은 RCA와 인텔 같은 회사들에 의해 1971년경에 상업적으로 도달한 MOSFET 반도체 공정 기술 수준이다.^[1]^[2]

10 µm 공정은 신뢰성 있게 생산될 수 있는 최소 크기를 나타낸다. 즉, 두 개의 1-금속 레인 간의 중심 간 거리인 하프 피치와 트랜지스터의 게이트 길이가 그것이며, 이 두 값은 초기 노드에서 동일했다. 이 공정으로 제작된 칩의 가장 작은 트랜지스터 및 기타 회로 요소는 폭이 약 10 마이크로미터였다.

10 µm 제조 공정을 특징으로 하는 제품

RCA의 CD4000 시리즈 집적 회로는 1968년 20 μm 공정으로 시작하여 점차 축소되어 몇 년 후 10 μm에 도달했다.^[3]
1970년에 출시된 초기 동적 램 (DRAM) 칩인 인텔 1103은 8 μm 공정을 사용했다.^[4]
1971년에 출시된 인텔 4004 CPU는 10 μm 공정으로 제조되었다.^[5]
1972년에 출시된 인텔 8008 CPU는 이 공정으로 제조되었다.^[5]

각주

↑ Mueller, S (2006년 7월 21일). “Microprocessors from 1971 to the Present”. informIT. 2012년 5월 11일에 확인함.
↑ Myslewski, R (2011년 11월 15일). “Happy 40th birthday, Intel 4004!”. TheRegister. 2015년 4월 19일에 원본 문서에서 보존된 문서. 2015년 4월 19일에 확인함.
↑ Lojek, Bo (2007). 《History of Semiconductor Engineering》. Springer Science & Business Media. 330쪽. ISBN 9783540342588.
↑ Lojek, Bo (2007). 《History of Semiconductor Engineering》. Springer Science & Business Media. 362–363쪽. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm², and sold for around $21.
↑ ^가 ^나 “History of the Intel Microprocessor - Listoid”. 2015년 4월 27일에 원본 문서에서 보존된 문서. 2015년 4월 19일에 확인함.

외부 링크

마이크로프로세서 개발의 간략한 타임라인

이전
20 μm 공정

MOSFET 반도체 제조 공정

다음
6 μm 공정

[1] Mueller, S (2006년 7월 21일). “Microprocessors from 1971 to the Present”. informIT. 2012년 5월 11일에 확인함.

[2] Myslewski, R (2011년 11월 15일). “Happy 40th birthday, Intel 4004!”. TheRegister. 2015년 4월 19일에 원본 문서에서 보존된 문서. 2015년 4월 19일에 확인함.

[Lojek330-3] Lojek, Bo (2007). 《History of Semiconductor Engineering》. Springer Science & Business Media. 330쪽. ISBN 9783540342588.

[Lojek-1103-4] Lojek, Bo (2007). 《History of Semiconductor Engineering》. Springer Science & Business Media. 362–363쪽. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm, 2 memory cell size, a die size just under 10 mm², and sold for around $21.

[listoid-5] 가 ^나 “History of the Intel Microprocessor - Listoid”. 2015년 4월 27일에 원본 문서에서 보존된 문서. 2015년 4월 19일에 확인함.

[1]

[2]

[3]

[4]

[5]

반도체 소자 제조
파일:4-fach-NAND-C10.JPG
MOSFET 스케일링 (공정 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
미래 002 nm – 2025 001 nm – 2027
하프 노드 집적도 CMOS 소자 (멀티게이트) 무어의 법칙 반도체 산업 나노전자
v • d • e • h