250 nm 공정

250 nm(나노미터) 공정 또는 0.25 µm(마이크로미터) 공정은 회로선 폭이 250 nm인 반도체를 다루는 공정 기술 수준을 말한다.

250nm CMOS 공정은 1987년 카사이 나오키가 주도하는 일본의 NEC 연구팀에 의해 증명되었다.^[1]

250 나노미터 제조 공정을 적용한 제품

↑ Kasai, Naoki; Endo, Nobuhiro; Kitajima, Hiroshi (December 1987). “0.25 µm CMOS technology using P+polysilicon gate PMOSFET”. 《1987 International Electron Devices Meeting》: 367–370. doi:10.1109/IEDM.1987.191433.

반도체 소자 제조
섬네일을 만드는 중 오류 발생:
MOSFET 스케일링 (공정 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
미래 002 nm – 2025 001 nm – 2027
하프 노드 집적도 CMOS 소자 (멀티게이트) 무어의 법칙 반도체 산업 나노전자
v • d • e • h